Modelado de píxeles en tecnoloxías CMOS sub-100nm

Modelado de píxeles en tecnoloxías CMOS sub-100nm

Descrición

O rápido escalamento da tecnoloxía CMOS e o desenvolvemento de procesos CIS (CMOS Image Sensor) optimizados para o desenvolvemento de sensores de imaxe non estivo lamentablemente acompañado dun esforzo similar no estudo dos principais fenómenos físicos que dominan o comportamento dos pixeis nestes nodos tecnolóxicos. Se ben existen estudos fiables para tecnoloxías CMOS de 0.35 µm e, en menor medida, 0.18 µm, a viabilidade práctica das implementacións en tecnoloxías de 90 nanómetros, 65 nanómetros e inferiores segue sendo dubidosa. Isto implica severas limitacións e compromete así mesmo os beneficios potenciais do escalamento da tecnoloxía no desenvolvemento de novos dispositivos e aplicacións nos campos de saúde, seguridade, transporte e medioambiente, por mencionar algúns. Este proxecto de investigación trata de solucionar esta carencia ao abordar a obtención de modelos físicos fiables de pixeis e fotodíodos en tecnoloxías CMOS sub-100 nanómetros. Do mesmo modo, terase en conta a necesidade de facilitar o deseño de novas estruturas dende un punto de vista industrial traballando na translación destes modelos analíticos a modelos de simulación en linguaxe de descrición hardware tipo VHDL-AMS para poder ser usados en ferramentas CAD.

Obxectivos

  1. Desenvolvemento dun modelo físico preciso de pixeis e fotodíodos en tecnoloxías CMOS sub-100 nanómetro.
  2. Fabricación e caracterización de pixeis en tecnoloxías CMOS de 65 nanómetros.
  3. Determinación dos límites de escalamento práctico dos pixeis en tecnoloxía CMOS.
  4. Deseño de arquitecturas de pixel innovadoras.
  5. Translación dos modelos físicos a modelos de simulación hardware en linguaxe Verilog-AMS.

Resultados

  • Desenvolvemento dun modelo analítico compacto de fotodíodos fabricados en tecnoloxías CMOS.
  • Fabricación e caracterización de estruturas fotosensibles en tecnoloxías CMOS de 180 nanómetros e 65 nanómetros.
  • Validación do modelo mediante resultados de simulación.
  • Validación do modelo con datos experimentais de tecnoloxías CMOS de 180 nanómetros e 65 nanómetros.
  • Translación do modelo analítico a unha descrición en Verilog-AMS.

Investigadores